jasper_library

• castro
  • Castro
    • Castro.__init__()
    • Castro.dump()
    • Castro.load()
  • ClkConstraint
    • ClkConstraint.__init__()
  • ClkGrpConstraint
    • ClkGrpConstraint.__init__()
  • FalsePthConstraint
    • FalsePthConstraint.__init__()
  • GenClkConstraint
    • GenClkConstraint.__init__()
  • InDelayConstraint
    • InDelayConstraint.__init__()
  • MaxDelayConstraint
    • MaxDelayConstraint.__init__()
  • MinDelayConstraint
    • MinDelayConstraint.__init__()
  • MultiCycConstraint
    • MultiCycConstraint.__init__()
  • OutDelayConstraint
    • OutDelayConstraint.__init__()
  • PinConstraint
    • PinConstraint.__init__()
  • RawConstraint
    • RawConstraint.__init__()
  • Synthesis
    • Synthesis.__init__()
    • Synthesis.resolve_constraint()
  • mm_slave
    • mm_slave.__init__()
• constraints
  • ClockConstraint
    • ClockConstraint.__init__()
  • ClockGroupConstraint
    • ClockGroupConstraint.__init__()
  • FalsePathConstraint
    • FalsePathConstraint.__init__()
  • GenClockConstraint
    • GenClockConstraint.__init__()
  • InputDelayConstraint
    • InputDelayConstraint.__init__()
  • MaxDelayConstraint
    • MaxDelayConstraint.__init__()
  • MinDelayConstraint
    • MinDelayConstraint.__init__()
  • MultiCycleConstraint
    • MultiCycleConstraint.__init__()
  • OutputDelayConstraint
    • OutputDelayConstraint.__init__()
  • PortConstraint
    • PortConstraint.__init__()
    • PortConstraint.gen_physical_const()
  • RawConstraint
    • RawConstraint.__init__()
• exec_flow
• helpers
  • to_int_list()
  • write_file()
• memory
  • Register
    • Register.__init__()
• platform
  • architecture()
  • freedesktop_os_release()
  • java_ver()
  • libc_ver()
  • mac_ver()
  • machine()
  • node()
  • platform()
  • processor()
  • python_branch()
  • python_build()
  • python_compiler()
  • python_implementation()
  • python_revision()
  • python_version()
  • python_version_tuple()
  • release()
  • system()
  • system_alias()
  • uname()
  • uname_result
    • uname_result.processor
  • version()
  • win32_edition()
  • win32_is_iot()
  • win32_ver()
• toolflow
• verilog
  • AXI4LiteDevice
    • AXI4LiteDevice.__init__()
    • AXI4LiteDevice.base_addr
    • AXI4LiteDevice.high_addr
  • ImmutableWithComments
    • ImmutableWithComments.__init__()
  • Parameter
    • Parameter.__init__()
    • Parameter.update_attrs()
  • Port
    • Port.__init__()
    • Port.update_attrs()
  • Signal
    • Signal.__init__()
    • Signal.update_attrs()
  • VerilogModule
    • VerilogModule.__init__()
    • VerilogModule.add_axi4lite_interface()
    • VerilogModule.add_axi_interface()
    • VerilogModule.add_localparam()
    • VerilogModule.add_parameter()
    • VerilogModule.add_port()
    • VerilogModule.add_raw_string()
    • VerilogModule.add_rfdc_interface()
    • VerilogModule.add_signal()
    • VerilogModule.add_sourcefile()
    • VerilogModule.add_wb_interface()
    • VerilogModule.add_xil_axi4lite_interface()
    • VerilogModule.assign_signal()
    • VerilogModule.assign_wb_interface()
    • VerilogModule.axi4lite_memory_map()
    • VerilogModule.gen_assignments_ascii_art()
    • VerilogModule.gen_assignments_str()
    • VerilogModule.gen_cur_blk_comment()
    • VerilogModule.gen_default_nettype_str()
    • VerilogModule.gen_endmod_str()
    • VerilogModule.gen_instance_verilog()
    • VerilogModule.gen_instances_ascii_art()
    • VerilogModule.gen_instances_dec_str()
    • VerilogModule.gen_localparams_dec_str()
    • VerilogModule.gen_mod_dec_str()
    • VerilogModule.gen_module_file()
    • VerilogModule.gen_params_dec_str()
    • VerilogModule.gen_port_list()
    • VerilogModule.gen_ports_dec_str()
    • VerilogModule.gen_signals_ascii_art()
    • VerilogModule.gen_signals_dec_str()
    • VerilogModule.gen_top_mod()
    • VerilogModule.get_base_wb_slaves()
    • VerilogModule.get_instance()
    • VerilogModule.has_instance()
    • VerilogModule.instantiate_child_ports()
    • VerilogModule.rewrite_module_file()
    • VerilogModule.search_dict_for_name()
    • VerilogModule.set_cur_blk()
    • VerilogModule.wb_compute()
    • VerilogModule.write_new_module_file()
  • WbDevice
    • WbDevice.__init__()
    • WbDevice.base_addr
    • WbDevice.high_addr
    • WbDevice.sub_arb_id
  • gen_wbs_master_arbiter()
  • instantiate_wb_arb_module()
  • wrap_instance()
• yellow_blocks
  • adc
    • adc
      • adc.gen_constraints()
      • adc.initialize()
      • adc.modify_top()
  • adc16
    • adc16
      • adc16.gen_constraints()
      • adc16.initialize()
      • adc16.modify_top()
  • adc20g
    • adc20g
      • adc20g.gen_constraints()
      • adc20g.initialize()
      • adc20g.modify_top()
  • adc5g
    • adc5g
      • adc5g.gen_constraints()
      • adc5g.initialize()
      • adc5g.modify_top()
  • bram
    • bram
      • bram.initialize()
      • bram.modify_top()
  • clock_passthrough
    • clock_passthrough
      • clock_passthrough.gen_constraints()
      • clock_passthrough.initialize()
      • clock_passthrough.modify_top()
  • dcp
    • dcp
      • dcp.initialize()
  • forty_gbe
    • forty_gbe
      • forty_gbe.factory()
    • fortygbe_main
      • fortygbe_main.gen_constraints()
      • fortygbe_main.gen_tcl_cmds()
      • fortygbe_main.initialize()
      • fortygbe_main.modify_top()
    • fortygbe_skarab
      • fortygbe_skarab.gen_constraints()
      • fortygbe_skarab.gen_tcl_cmds()
      • fortygbe_skarab.initialize()
      • fortygbe_skarab.modify_top()
  • gpio
    • gpio
      • gpio.gen_children()
      • gpio.gen_constraints()
      • gpio.initialize()
      • gpio.modify_top()
  • gpio_bidir
    • gpio_bidir
      • gpio_bidir.gen_constraints()
      • gpio_bidir.initialize()
      • gpio_bidir.modify_top()
  • hmc
    • hmc
      • hmc.gen_constraints()
      • hmc.initialize()
      • hmc.instantiate_hmcc()
      • hmc.modify_top()
  • i2c_interface
    • i2c_interface
      • i2c_interface.gen_constraints()
      • i2c_interface.initialize()
      • i2c_interface.modify_top()
  • ip
    • ip
      • ip.initialize()
  • lmx2581
    • lmx2581
      • lmx2581.gen_constraints()
      • lmx2581.initialize()
      • lmx2581.modify_top()
  • microblaze
    • microblaze
      • microblaze.factory()
      • microblaze.initialize()
    • microblaze_k7
      • microblaze_k7.gen_constraints()
      • microblaze_k7.gen_tcl_cmds()
      • microblaze_k7.modify_top()
    • microblaze_ku7
      • microblaze_ku7.gen_constraints()
      • microblaze_ku7.gen_tcl_cmds()
      • microblaze_ku7.modify_top()
    • microblaze_vu_plus
      • microblaze_vu_plus.gen_constraints()
      • microblaze_vu_plus.gen_tcl_cmds()
      • microblaze_vu_plus.modify_top()
  • onegbe
    • onegbe
      • onegbe.factory()
      • onegbe.modify_top()
    • onegbe_casia_k7
      • onegbe_casia_k7.gen_constraints()
      • onegbe_casia_k7.initialize()
      • onegbe_casia_k7.modify_top()
    • onegbe_skarab
      • onegbe_skarab.gen_constraints()
      • onegbe_skarab.initialize()
      • onegbe_skarab.modify_top()
    • onegbe_snap
      • onegbe_snap.gen_constraints()
      • onegbe_snap.initialize()
      • onegbe_snap.modify_top()
    • onegbe_vcu118
      • onegbe_vcu118.gen_constraints()
      • onegbe_vcu118.initialize()
      • onegbe_vcu118.modify_top()
    • onegbe_vcu128
      • onegbe_vcu128.gen_constraints()
      • onegbe_vcu128.initialize()
      • onegbe_vcu128.modify_top()
  • skarab
    • skarab
      • skarab.gen_children()
      • skarab.gen_constraints()
      • skarab.gen_tcl_cmds()
      • skarab.initialize()
      • skarab.modify_top()
  • snap
    • snap
      • snap.gen_children()
      • snap.gen_constraints()
      • snap.gen_tcl_cmds()
      • snap.initialize()
      • snap.modify_top()
  • snap2
    • snap2
      • snap2.gen_children()
      • snap2.gen_constraints()
      • snap2.gen_tcl_cmds()
      • snap2.initialize()
      • snap2.modify_top()
  • snap_adc
    • snap_adc
      • snap_adc.gen_children()
      • snap_adc.gen_constraints()
      • snap_adc.initialize()
      • snap_adc.modify_top()
      • snap_adc.reorder_ports()
  • spi_wb_bridge
    • spi_wb_bridge
      • spi_wb_bridge.gen_constraints()
      • spi_wb_bridge.initialize()
      • spi_wb_bridge.modify_top()
  • sw_reg
    • sw_reg
      • sw_reg.initialize()
      • sw_reg.modify_top()
  • sw_reg_sync
    • sw_reg_sync
      • sw_reg_sync.initialize()
      • sw_reg_sync.modify_top()
  • sys_block
    • sys_block
      • sys_block.initialize()
      • sys_block.modify_top()
  • ten_gbe
    • ten_gbe
      • ten_gbe.factory()
      • ten_gbe.instantiate_ktge()
    • tengbaser_xilinx_k7
      • tengbaser_xilinx_k7.__init__()
      • tengbaser_xilinx_k7.gen_children()
      • tengbaser_xilinx_k7.gen_constraints()
      • tengbaser_xilinx_k7.initialize()
      • tengbaser_xilinx_k7.instantiate_infra()
      • tengbaser_xilinx_k7.instantiate_phy()
      • tengbaser_xilinx_k7.modify_top()
    • tengbaser_xilinx_ku7
      • tengbaser_xilinx_ku7.__init__()
      • tengbaser_xilinx_ku7.gen_children()
      • tengbaser_xilinx_ku7.gen_constraints()
      • tengbaser_xilinx_ku7.initialize()
      • tengbaser_xilinx_ku7.instantiate_infra()
      • tengbaser_xilinx_ku7.instantiate_phy()
      • tengbaser_xilinx_ku7.modify_top()
    • tengbaser_xilinx_ultrascale
      • tengbaser_xilinx_ultrascale.__init__()
      • tengbaser_xilinx_ultrascale.gen_constraints()
      • tengbaser_xilinx_ultrascale.initialize()
      • tengbaser_xilinx_ultrascale.instantiate_infra()
      • tengbaser_xilinx_ultrascale.instantiate_ktge()
      • tengbaser_xilinx_ultrascale.instantiate_phy()
      • tengbaser_xilinx_ultrascale.modify_top()
    • tengbaser_xilinx_usplus
      • tengbaser_xilinx_usplus.gen_constraints()
      • tengbaser_xilinx_usplus.initialize()
      • tengbaser_xilinx_usplus.instantiate_pcs()
      • tengbaser_xilinx_usplus.modify_top()
    • tengbe_v2_xilinx_v6
      • tengbe_v2_xilinx_v6.gen_constraints()
      • tengbe_v2_xilinx_v6.initialize()
      • tengbe_v2_xilinx_v6.modify_top()
  • vcu118
    • vcu118
      • vcu118.gen_children()
      • vcu118.gen_constraints()
      • vcu118.gen_tcl_cmds()
      • vcu118.initialize()
      • vcu118.modify_top()
  • xadc
    • xadc
      • xadc.gen_constraints()
      • xadc.initialize()
      • xadc.modify_top()
  • xsg
    • xsg
      • xsg.gen_children()
      • xsg.initialize()
      • xsg.modify_top()
  • yellow_block
    • YellowBlock
      • YellowBlock.__init__()
      • YellowBlock.add_build_dir_source()
      • YellowBlock.add_source()
      • YellowBlock.blk
      • YellowBlock.blocktype
      • YellowBlock.check_support()
      • YellowBlock.copy_attrs()
      • YellowBlock.drc()
      • YellowBlock.exc_requires
      • YellowBlock.finalize_top()
      • YellowBlock.gen_children()
      • YellowBlock.gen_constraints()
      • YellowBlock.gen_custom_hdl()
      • YellowBlock.gen_dt_node()
      • YellowBlock.gen_tcl_cmds()
      • YellowBlock.gen_xsct_tcl_cmds()
      • YellowBlock.hdl_root
      • YellowBlock.i_am_the_first
      • YellowBlock.initialize()
      • YellowBlock.inst_id
      • YellowBlock.ips
      • YellowBlock.logger
      • YellowBlock.make_block()
      • YellowBlock.modify_bd()
      • YellowBlock.modify_top()
      • YellowBlock.name
      • YellowBlock.platform
      • YellowBlock.platform_support
      • YellowBlock.provides
      • YellowBlock.requires
      • YellowBlock.sources
      • YellowBlock.template_project
      • YellowBlock.throw_error()
      • YellowBlock.typecode
  • yellow_block_typecodes